背板信号完整性测试分析（PLTS）

物理层测试系统（PLTS）适合用于高速连接器、背板、PCB或电缆的信号完整性分析。PLTS 软件引导用户完成硬件设置、校准和数据采集。时域反射计（TDR）和矢量网络分析仪（VNA）都可作为测量引擎，它们各自的校准向导将允许采用先进的校准技术，可去除不需要的测试夹具效应，比如电缆损耗、连接器不连续性和印制电路板材料的介电损耗等。用PLTS器件数据库通过许多有用方法观看器件的性能特性, 可用Novel眼图综合引擎完成熟悉的时域分析(TDR 和TDT)。对于高速数字标准，例如HDMI和SATA，由于高速数据的快上升时间沿会在背板通道内产生微波传输线效应，所以现在频域分析已处于主导地位,因此我们经常需要测试输入差分插入损耗(SDD21)。PLTS提供的虚拟位图发生器允许把用户定义的二进制序列或标准PRBS与测量数据相卷积而得到眼图。此外，PLTS 还使用专利变换算法得到频域和时域数据，正向和反向信号流，以及所有可能工作模式(单端、差分和模式转换)中的传输和反射项。

在PLTS中，使用基于TDR的测试系统和基于VNA的测试系统都可以提供比较完整的信息，那么应该选择哪个系统呢？许多信号完整性（SI）实验室都同时采用了这两种系统。这两种系统各有优势，在某些要求得到最大限度的多功能性场合，这两套系统都可以适当地加以使用。对于需要快速建立一阶模型、而且希望测试设备容易使用和熟悉的工程师来说，基于TDR的测试系统可能是最佳选择。而基于矢量网络分析仪（VNA）的测试系统大大提高了带宽、幅度和相位精度、相位稳定性、动态范围（信噪比）和先进的校准技术。在很多情况下高动态范围是非常重要的，使用大的动态范围就有可能把非常低的信号串扰测试出来，对于差分器件来说高的动态范围可以识别非常小的模式转换，如由于差分器件设计不对称造成差分信号转换成共模干扰。由于VNA可以直接进行线路或电缆的频域衰减曲线的测量，所以当非常关注测量结果的精度和可重复性，或者希望直接测量频域参数时，最好选择VNA

随着Internet/Intranet 的迅速发展，网络流量的迅速增加使得已有的数据传输结构、流量的内容、模式和组成结构等都发生着前所未有的变化。数据传输形式逐步由面向连接的服务转移到无连接的、动态的ip服务，对于公共载体来说，IP在应用中变得越来越重要。
　　网络业务和流量的变化使网络的核心交换结构、路由器、IP骨干网的优化变得越来越重要。路由器在网络交换技术中占有举足轻重的地位，尤其核心路由器的性能更是决定了网络的吞吐能力。以硬件机制实现的IP数据包交换技术使得现代路由器的性能远远超越以软件机制实现数据包转发的传统路由器。而数据包交换的核心技术在于高速交换背板的调度算法和高速互连及传输技术。对交换背板的测试也集中在这两点上：调度算法的测试和高速背板传输性能的测试。
　　交换背板的性能指标为：具有8个输入/输出功能的端口；每个端口的串行数据传输速率为1.25Gbps，通过8×8的交换开关，整个背板的累计交换速率达到10Gbps（8×1.25Gbps）；在背板上交换的为定长包（信元）；数据包的传输包括单播和组播两种方式。系统工作在同步方式，工作频率为125MHz。
　　测试系统包括交换卡、线路卡、控制卡和背板。交换卡的功能是实现调度算法并根据调度结果进行数据连接配置；线路卡配合交换卡完成调度，实现系统的交换功能，并要根据调度结果进行数据传输以检验背板传输误码率；控制卡对系统进行管理，产生控制信号及一些命令参数控制系统的运行模式；背板是数据及信号传输的媒介，它决定了系统的数据传输性能。
　　按照功能划分，系统可以分为：调度模块，传输模块，时钟模块和控制模块。以下分别介绍这几个模块的设计实现。
　　系统采用的调度算法是ESLIP算法，调度器在中央交换卡上实现，线路卡配合交换卡实现调度功能。每个线路卡上均存放一组随机数，代表了每个时隙(time slot，信元传输周期)新到信元的信息，线路卡根据此信息和交换卡发来的调度结果决定下一时隙向交换卡发送的调度请求，交换卡收集各线路卡发来的调度请求，产生调度结果和交叉开关的配置信息。
　　在每个时隙结束，交换卡根据调度结果决定交叉开关的配置，线路卡根据调度结果决定发送和接收的数据。系统初始化时，各线路卡上的DSP将要发送的数据写入SRAM中；传输开始后，发送模块根据调度结果向发送存储器发送数据，接收模块也根据调度结果将数据写入接收存储器中，并行发送数据经过千兆位收发器转换为1.25Gbps的串行数据，通过背板→交叉开关→背板到达目的端口，再经收发器的串/并转换写入接收存储器中；当线路卡上的接收存储器写满后，不再接收数据，向DSP发中断请求，DSP开始检测误码。
　　系统工作在同步方式，所有时钟均由交换卡上的一个时钟源产生分配到各个线路卡。
　　16MHz的晶振产生时钟信号，经锁相环锁定在125MHz，再通过1：8的时钟驱动器驱动，经背板传送到各个线路卡。线路卡接收并驱动调度模块和控制模块，以及作为千兆位收发器的参考时钟。为保证和数据同步，接收模块所用时钟为收发器从串行接收数据恢复的时钟。
　　控制卡控制系统的运行模式。每次检测开始时，控制卡发出系统复位信号，并向各线路卡发出命令及参数，用于控制数据类型及调度信息类型等。线路卡根据这些命令和参数进行板内的初始化，初始化结束后,控制卡发出启动信号，开始进行数据传输。检测到所有线路卡的接收存储器写满后，一次传输结束，控制卡读出各线路卡的误码率并开始新一轮的传输。
　　在系统设计中，为了尽可能的提高系统性能，减少设计的复杂性，一方面，大量使用可编程逻辑芯片(FPGA和EPLD)，充分利用其内部资源，尽可能的利用其仿真工具验证设计的正确性，简化设计并节约成本；另一方面，使用高性能的集成芯片，如AMCC公司生产的S2064千兆位收发器和S2016交叉开关等，保证设计的正确性和可靠性。而且，设计阶段充分利用信号完整性仿真工具进行模拟分析，尤其是高速信号，背板布线的设计、千兆位收发器的设计、接插件的选择与设计等都经过了充分的模拟与论证。这些工作为系统设计提供了充分的依据。
　　实际运行和测试表明，系统正确的实现了调度算法，检验了系统的交换性能；实现了单线1.25Gbps速率的高速数据传输和交换，误码率小于10e-14，检验了信号在背板上的传输质量。系统的交换性能和传输能力达到了Cisco 12008路由器的水平。